Skip to content

[Feature] RISC-V 近期调整 #11246

@GuEe-GUI

Description

@GuEe-GUI

Describe problem solved by the proposed feature

已有问题

只列当前 ISSUE 会解决的问题

Describe your preferred solution

已有提交

后续计划

对于架构本身的改进,#10320 (comment) 已经做了详细规划,在与社区的协商下,进行了一定的调整(带 MMU 的 SoC 平台)。

  • 支持动态 ISA 管理
  • 合并 32/64 位公共代码
  • 支持统一 cache 操作
  • MMU 支持到标准
  • 合并 M/S 模式公共代码
  • 支持 SMP
  • 支持 DM
  • 合并 T-HEAD Vendor 代码
  • RT-Thread 支持非 0 核启动
  • libcpu 目录改进
    • common(存放所有 RISC-V 公共代码,包括 PIC,SBI 等)
    • mcu(没有 U 模式或者 MMU 的平台,针对专用客制化场景,代码会尽可能解耦,BSP 可以进行深度改造:中断嵌套,特殊上下文管理等)
    • mmu(有 U/S/H 模式的平台,针对计算、通用场景,尽可能使用 DM,BSP 主要考虑应用开发)
    • t-head(用于特殊 vendor)

需要维护(Sync)的 BSP

RV32

  • bluetrum
  • bouffalo_lab
  • core-v-mcu
  • hpmicro
  • nuclei
  • xuantie/smartl
  • rv32m1_vega
  • wch/riscv
  • gd32/risc-v
  • sparkfun-redv
  • ES-PDS-ES32VF2264

RV64

  • allwinner
  • cvitek
  • K230
  • qemu-virt64-riscv
  • xuantie/xiaohui(R,C系列即将支持)
  • spacemit/k1,spacemit/k3(已经部分支持,但依赖 DM 支持)

Describe possible alternatives

No response

Metadata

Metadata

Assignees

No one assigned

    Labels

    Type

    No type

    Projects

    No projects

    Milestone

    No milestone

    Relationships

    None yet

    Development

    No branches or pull requests

    Issue actions